外媒报导，下世代半导体先进制程技术，研究人员已在开发称为“CasFET”的制程技术，除了更低开关电压、更低功耗和更高密度设计，新型芯片在晶体管应用难题获得更好解决法，开发性能更优异的芯片产品。

韩国三星2020年宣布，突破3纳米制程节点的关键技术──环绕式闸极晶体管技术（Gate-all-around，GAA），并在3月IEEE国际集成电路会议介绍技术细节。GAAFET为目前主流FinFET鳍式场效晶体管制程后继者，重新设计晶体管并在通道四面设4栅极，使晶体管有更好绝缘性，且限制漏电，允许相同效果下应用更低电压，晶体管更紧密。

晶体管结构使设计人员借调节晶体管通道宽度精确调整，以实现高性能或低功耗要求。GAAFET技术采较宽纳米片，更高功率下有更高性能，采用较薄/窄纳米片可降低功耗和性能。虽距采用GAAFET技术大量生产还有一段时间，改进制程技术方面仍没有停歇，更新CasFET技术也在研发。

外媒《Toms Hardware》报导，美国普渡大学研究人员正努力硅基半导体，借名为CasFET技术生产的新型晶体管，可达成更低开关电压、更低功耗和更高密度设计。研究人员表示，过去8年晶体管发展遭遇很多挑战，性能更新速度也减缓，也让新处理器设计和制造越来越困难。

图：普渡大学共享的CasFET工艺设计

CasFET技术很可能是晶体管技术发展的下一步。超晶格层（Superlittice）是突破性新设计，架构垂直于晶体管传输方向，促进晶体管小型化，并允许更精细电压控制。研究团队正在开发第一个采用CasFET技术的晶体管原型，处于整体结构设计阶段。未来希望成本、材料可用性、性能和晶体管制造升级便利性找到平衡点。技术研发似乎有相当突破，普渡大学已向美国专利和商标局申请专利保护。

（文章来源：科技新报）